PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-295097

(43)Date of publication of application: 26.12.1991

(51)Int.Cl.

G11C 16/06 H01L 27/115 H01L 29/788 H01L 29/792

(21)Application number: 02-095049

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

12.04.1990


(72)Inventor: ARITOME SEIICHI

SHIRATA RIICHIRO MOMOTOMI MASAKI **IWATA YOSHIHISA** KIRISAWA RYOHEI

(54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To prevent destruction of insulation film of a selection gate transistor (TR) at repetitive erasure by applying a prescribed potential to a gate of the selection gate TR at the erasure in an EEPROM employing a memory TR having a floating gate and a control gate. CONSTITUTION: A NAND cell type EEPROM is formed with control gate TRs QS1, QS2) and memory TRs M1 -M4 each having a floating gate and a control gate provided on a substrate in series connection. Then in the case of erasure, control gates CG1 - CG4 of the TRs M1 - M4 are brought into 0V, and a high level such as 18V is applied to the substrate to apply 18V to also selection gate lines SG1 - SG2, then electrons of the floating gate of the TRs M1 - M4 are discharged to a Pchannel well and a threshold level is moved in the negative direction to apply erasure. Even when the erasure is repeated in the method in which a similar high level to a level fed to the substrate is applied to the gate of the selection gate TR, the destruction of the



insulation film of the control gate TR is prevented and the reliability of the EEPROM is enhanced.

❷日本国特許庁(JP)

40 特許出願公開

@ 公 開 特 許 公 報 (A) 平3-295097

®Int. Cl. ⁵

識別記号

庁内整理番号

❷公開 平成3年(1991)12月26日

G 11 C 16/06 H 01 L 27/115 29/788 29/792

9191-5L G 11 C 17/00 8831-4M H 01 L 27/10 7514-4M 29/78

309 C 434 371

審査請求 未請求 請求項の数 5 (全8頁)

◎発明の名称 不揮発性半導体記憶装置

郊特 頭 平2-95049

②出 願 平2(1990)4月12日

@発 駬 者 有 留 ⑫発 晭 者 田 $\dot{\mathbf{B}}$ ₽K 仓発 明 百 圍 Œ 樹 ⑦発 明 岩 田 佳 久 ②発 明 **₩** 榍 兖 创出 頭 ٨ 株式会社東芝 倒代 人 弁理士 鈴江 武彦

神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内

神奈川県川崎市幸区堀川町72番地

外3名

明 堀 書

1. 発明の名称

不揮発性半導体記憶装置

- 2. 特許請求の範囲
- (2) 朝記選択ゲートトランジスタのゲート電腦に 印加する所定電位がその下の絶縁膜にかかる電界 を弱める値に改定されることを特徴とする環求項 1 記載の不無発性半導体記憶装置。
- (3) 半導体基板上に絶線機を介して浮遊ゲートと

- (4) 前記消去したくないメモリトランジスタの調御ゲートに印加する所定電位がその下の絶縁度にかかる電界を弱める値に改定されることを特徴とする請求項3記載の不揮発性半導体記憶装置。
 (5) 何記セルアレイは、複数のメモリトランジス
- (5) 別記セルアレイは、複数のメモリトランジスタがそれらのソース、ドレインを隣接するもの同士で共用する形で直列接続されたNANDセルを配列して構成されていることを特徴とする請求項3記載の不得発性半導体記憶装置。

持期平 3-295097(2)

3、発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、浮選ゲートと制御ゲートを有する 電気的書き替え可能なメモリトランジスタを用い た不揮発性半等体配便装置(EEPROM)に関 する。

(従来の技術)

 る。この様のメモリセルが複数値マトリクス配列 されてEEPROMが構成される。

このNANDセル型EEPROMの動作は次の 通りである。データ客込みは、ピット親から違い 方のメモリトランジスタから職に行う。nチャネ ルの場合を説明すると、選択されたメモリトラン ジスタの制御ゲートには高電位(例えば20V) を印加し、これよりピット線側にある非選択メモ リトランジスタの制御ゲートおよび選択ゲートト ランジスタのゲート電框には中間電位(例えば 10V) を印加し、ピット線にはデータに応じて 0 V (例えば"1") または中間電位 (例えば "0")を印刷する。このときピット級の電位は 非選択メモリトランジスタを転送されて選択メモ リトランジスタのドレインまで伝わる。データ "1"のときは、選択メモリトランジスタの浮遊 ゲートとドレイン間に高電界がかかり、基板から 浮遊ゲートに電子がトンネル注入されてしまい値 が正方向に移動する。データ *0 * のとさはしき い値変化はない。

データ刑主は、半導体基板(ウェル構造の場合は n型半導体基板およびこれに形成された p 型ウェル)に高電位を印加し、すべてのメモリトランジスタの制御ゲートおよび選択ゲートトランスタのゲート電極を O V とする。これにより全てのメモリトランジスタにおいて浮遊ゲートの電子が基板に放出され、しまい値が負方向に移動する。

データ観出しは、遺訳ゲートトランジスタおよび選択メモリトランジスタよりピット練側の非選択メモリトランジスタをポンとし、選択メモリトランジスタの制御ゲートを O V として、そのコンダクタンスを読むことにより行われる。

この様な従来のNANDセル型EEPROMにおいて、データ消去時、選択ゲートトランジスタに着目すると、ゲート電極がOVで基板に高電位が印加されているから、そのゲート絶難験には高電外がかかる。したがってデータ消去を繰り返去すと、選択ゲートトランジスタのゲート絶難験の絶難配圧の劣化が加速され、やがで絶縁破壊が生じて不良になるという現象が見られる。

同様の問題は、NANDセル型EEPROMに 限らず、同様のメモリトランジスタを用いる選択 ゲートを持つNOR型EEPROMにもある。

また従来のウェル構造のEEPROMでは、ブロック表去ができないと言う問題があった。

(発明が解決しようとする課題)

以上のように従来のEEPROMには、データ消去時に選択ゲートトランジスタのゲート絶録 腰に高電界がかかり、これが信報性低下の原因になるという問題があった。

「また従来のウェル構造のEEPROMでは、ブロック消去ができないと言う問題があった。

本免明は、この様な問題を解決して信頼性向上 を図ったEEPROMを提供することを目的とする。

【発明の構成】

(課題を解決するための手段)

本発明は、第1に、浮遊ゲートと制御ゲート を有する少なくとも一つのメモリトランジスタと これに直列接続された選択ゲートトランジスタモ

特期平3-295097(**3**)

持つEEPROMにおいて、メモリトランジスタの制作ゲートをOVとし、基板に基準位を印加してデータ消去を行う際に、選択ゲートトランジスタのゲート電極に基板にあたえる高電位と同種性の所定常位を印加するようにしたことを特徴とす

本発明は、第2に、浮遊ゲートと制御ゲートを持つメモリトランジスタを用いたセルアレイ内のようするEEPROMにおいて、セルアレイ内のメモリトランジスタの制御ゲートをOVとし、基板に高電位を印加してデータ用去を行う際に、セルアレイ内の消去したくないメモリトランジスタの制御ゲートに基板にあたえる高電位と同梱性の所定電位を印加するようにしたことを特徴とする。

(作用)

本発明によれば、EEPROMのデータ消去 動作の種り返しによる選択ゲートトランジスタの 経時的な絶縁耐圧特性の低下が防止され、信頼性 の高いEEPROMを得ることができる。

本発明によればまた、同じウェル内のセルア

レイの中の一部をテータ消去するプロック消去が 可能な E E P R O M を 存ることができる。

(宴监例)

以下、nチャネルFETMOSをメモリトランジスタとしたNANDセル型EEPROMの実施例について図面を参照して説明する。

荷書額層である。各メモリトランジスタの制御ゲ ート6は横方向に配列されるNANDセルについ て連続的に制御ゲート線 C¹G (C G L ~ C G 4) として配設され、避常これがワード線となる。メ モリトランジスタのソース、ドレイン拡散層であ るロ型層8は隣接するもの同士で共用されて4個 のメモリトランジスタML~M4 が直列接続され ている。これら4個のメモリトランジスタのドレ イン側、ソース側にはそれぞれ遺択ゲートトラン ジスタQsi、Qstが設けられている。これら選択 ゲートトランジスタ Q slむよび Q s2の ゲート絶殺 膜3.はメモリトランジスタとは別にそれより厚 く形成されて、その上に2層のゲート電極4。; 6,および4.,6.が形成されている。これら のゲート電瓶4;,6;および4。,6。は、メ モリトランジスタML ~ML の浮遊ゲートと制御 ゲートを構成する第1届多結品シリコン膜。第2 **勝多結晶シリコン膜を間時にパターニングして機** 成されている。これら2唐ゲート電極は所定間隔 でコンタクトして制御ゲート値CGの方向に連続

的に配設されて選択ゲート線SG1、SG2となる。 煮子形成された基板上はCVD 絶縁膜 1 1 により 覆われ、この上にピット線 1 2 が配設されている。ピット線 1 2 が配設されている。ピット線 1 2 は、一方の選択ゲート・ランスタ Q s1のドレイン拡散層 9 にコンタクトトしている。このドレイン拡散層 9 には、コンタクトを良好にするためコンタクト孔を通して重ねて「型不純物がドープされている。他方の選択ゲートリンスタ Q s2のソース拡散層 1 D は通常共通シース線として複数の N A N D セルに共通に配役される

各メモリトランジスタでの浮遊ゲート4とり型ウェル2間の結合容量は、浮遊ゲート4と制陶ゲート6間の結合容量に比べて小さく設定されている。具体的に形状寸法を説明すれば、浮遊ゲート4および制御ゲート6は幅が1μmしたがってメモリトランジスタのチャネル長が1μmであり、浮遊ゲート4は第5回に示すように素子分離絶難13上に片側1μmずつ延在させている。

浮遊ゲート4下のゲート絶疑膜3~は例えば

特開平 3-295097(4)

1 1 0 人の無酸化酶であり、層間絶雑膜5は350人の無酸化酶である。選択ゲートトランジスタQ sl. Q s2については、ドレイン側のトランジスタQ slのチャネル長をソース側のトランジスタQ slにはドレイン側の選択ゲートトランジスタQ slにはピット練1 2 を介して高電位が印加されることがあるためである。

この実施例のNANDセル型EEPROMの動作を、メモリトランジスタMI~M4からなるいるないに着目して次に説明する。第1回はデータ相去時の各部の電位関係であり、第2回ははデータ相去、書き込みおよび提出しの一連の動作のタイミング関である。データ和去および書き込みは、メモリトランジスタの浮遊ゲートとり取りにより行われる。

まずデータ消去は、全ての制御ゲート線 C G 1 ~ C G 4 を O V と O 、 p 型ウェル 2 および n 型基 板1にVveil-Vsub = 18Vの高電位を印加し、 同時に選択ゲート線SG1, SG2にも18Vの 高電位を印加する。選択ゲート線SG1, SG2 にも18Vの高電位を印加する点が従来の方式と 異なる。これによりNANDセルを構成する全て のメモリトランジスタにおいて浮遊ゲートの電子 がり型ウェルに放出され、しきい値が負方向に移 動した消去状態が得られる。

なく、元の状態に保たれる。以下単に制御ゲート・ 線 C G & . C G & . C G & に高電位を与えて同様 にしてデータ書き込みを行う。

データ読出しは、選択された制御ゲート線に OV、それよりピット線側の新御ゲート線および 選択ゲート線には5V程度の電位をあたえ、ピット線に1V程度の電位をあたえて、電流が洗れる か否かを検出することにより行う。

こうしてこの実施例によれば、データ消去時、P型ウェル2 および基板1 と同時に選択ゲートや線にも高電位を印加することにより、選択ゲートトランジスタのゲートを経験にかかる電子が緩和である。したがって選択ゲートトランジスタのゲートを経験がデータ消去の扱り返しにより特性劣化して破壊されることがなく、EEPROMの信頼性が向上する。

実施例ではNANDセル型EEPROMを説明したが、本発明は、同様の原理によるメモリトランジスタを用いたNOR型EEPROMであっても選択ゲートトランジスタを持つ場合には同様に

適用することができる。

第 6 図はその様な N O R 型 E E P R O M に本党明を 通出した 場合の データ 消去時の 電位関係を示している。 N O R 型では図示のように 1 個ずつのメモリトランジスタ M 11. M 12がそれぞれ選択ゲートトランジスタ Q sil . Q si2 を介してピット Q si2 を介してピット Q si2 を介してピット は 続きれてメモリセルが 構成される。 データ 組 左時 は、 料 御 ゲート線 C C 11. C C 12を O V と U 、 p 型 ウェル および n 型 器 板に 高 竜位 V vell = V sub = 1 8 V を印加すると同時に、選択ゲート 練 S G 11. S G 12にも 高電位 1 8 V を印加する。

この実施例によっても、選択ゲートトランジスタのゲート絶辞機にかかる電界が緩和されて、信頼性が向上する。

ところで先のNANDセル型EEPROMの火 施例では、データ前去はすべてのメモリトランジスタのデータが消去される一括消去となっている。 しかし実際のEEPROM応用においては、データ消去時セルアレイの一部については消去せずに 残すというプロック消去モードがあることが望ま

特開平3-295097(5)

れる。その様なプロック消去モードをとり入れた 実施例を次に説明する。

第7回は、先のNANDセル型EEPROMの . 支施例でのメモリアレイ構成において、プロック 前去モードでの各部の電位関係を示し、第8回は その様なモードを採用したデータ消去、書き込み および読出しの一連の動作のタイミング図を示し ている。第1箇、第2因と比較して明らかなよう に、基本的な動作は先の実施例と同様であるが、 この実施例においては、消去したくない部分の制 御ゲートCGS には、p型ウェルおよび基板に与 える高電位18Vと同じ高電位を与えている。 し たがって制御ゲート韓CG8に沿うメモリトラン ジスタにおいては、浮遊ゲートと基板間に高電界 がかかることがなく、浮遊ゲートからの電子放出 はない。これにより1本の制御ゲート線が例えば 1 ワード線を構成する場合には、1 ワード分のデ - タを残して他のデータが消去される。その後の データ書き込みおよび読出し動作は先の実施例と 変わらない。

ジスタのゲート絶縁膜の破壊を防止して信頼性向 上を図った EEPROMを得ることができる。

また本発明によれば、データ消去時に選択された制御ゲート線に所定の電位を与えることによって部分消去を可能としたEEPROMを得ることができる。

4. 図面の簡単な説明

第 1 図は本発明の一実施側の N A N D セル型 E E P R O M の テータ消去時の電位関係を示す図、 第 2 図は同じくデータ消去、者を込みおよび統出しの動作を説明するためのタイミング図、

第3図は一つのNANDセル部の平面図、

第4図および新5図はそれぞれ第3図のAーA 、およびBーB、新面図、

第6回は他の実施例のNOR型EEPROMの データ消去時の電位関係を示す図、

第7回は他の実施例のNANDセル型EEPR OMのデータ消去時の電位関係を示す図、

第8回は同じくデータ消去、書き込みおよび説 出しの動作を説明するためのタイミング図である。 こうしてこの実施例によれば、制能ゲート線の 磁位制能によって、ブロック流去等の部分消去が 可能なEEPROMが得られる。


[登明の効果]


以上述べたように本発明によれば、データ組去 時に選択ゲートトランジスタのゲート電極に所定 の単位を与えることによって、選択ゲートトラン


M 1 ~ M 4 … メモリトランジスタ、 Q s1、 Q s2 … 選択ゲートトランジスタ、 1 … n 型シリコン基・数、 2 … p 型ウェル、 3 、 … ゲート地数票、 4 (4、 ~ 4。) … 評鄙ゲート、 5 … 届 間絶 彩票、 6 (6、 ~ 6。) … 制御ゲート、 4。, 4。, 6。. . . 6。……ゲート電極、 8 ~ 1 0 … n 型層(ソース, ドレイン拡散圏)、 1 1 … C V D 絶線膜、 1 2 … ピット線。

出脑人代理人 弁理士 鉛红武彦


特別平3-295097(8)








持開平3-295097(7)




100 人 201



第 6 図

特爾平3-295097(8)



第 7 数

